Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明提供一种氧化铪基铁电电容器,该电容器在铁电层与顶电极之间设有氧化铝顶部界面层,通过引入氧化铝顶部界面层,对铁电层内部的应力进行调控,以降低氧化铪基铁电层材料本身的矫顽电场,从而降低达到10μC/cm2极化强度所需的工作电压。另外,本发...
  • 本申请公开一种片上电容器结构及其制备方法,该结构包括:衬底,第一金属层,位于所述衬底的第一表面的中心处;第二金属层,分为第一区域和第二区域,所述第一区域位于所述衬底的第一表面,所述第二区域位于所述第一金属层上方;其中,所述第二区域高于所述第...
  • 本发明提供一种制备多晶硅电阻的方法,采用包括不透光区、半透光区与透光区的半色调光罩对多晶硅层上的光阻层进行曝光,使得显影后的光阻层在不同区域具有不同的厚度,实现不同区域离子注入掺杂量的调控,其中,离子注入后的多晶硅层包括被具有第一厚度的光阻...
  • 本公开属于半导体技术领域,针对于立体的芯片堆叠结构中的存储芯片与逻辑芯片之间的信号连线较为复杂的问题,提供了一种存储芯片、逻辑芯片、芯片堆叠结构和存储器,存储芯片包括沿第一方向依次排列的2A个通道信号区;每一通道信号区包括沿第一方向排列的第...
  • 一种半导体封装结构包含一存储器堆叠、一基板、一处理器晶片与一液体冷却结构。所述存储器堆叠包含彼此水平分隔的复数个半导体晶片,其中各半导体晶片具有顶部表面、底部表面、以及四个侧壁,其中第二侧壁与第一侧壁相对。复数个边缘接垫是配置在各半导体晶片...
  • 公开了一种半导体器件。所述半导体器件可以包括:封装基板;多个半导体芯片,所述多个半导体芯片堆叠在所述封装基板上,并且所述多个半导体芯片中的每一者具有第一侧表面;以及第一导电膜,所述第一导电膜与所述封装基板电连接并且延伸到位于所述多个半导体芯...
  • 本发明提供了一种存储单元、忆阻器结构及其制备方法和读取数据方法,该存储单元包括衬底、底电极、功能层、相变氧化物层和顶电极,其中,底电极位于所述衬底表面,功能层位于所述底电极表面,相变氧化物层位于所述功能层表面,所述相变氧化物层的材料为氧化钒...
  • 本公开提供一种阻变存储器及其制备方法、电子设备,该阻变存储器包括层叠结构,该层叠结构包括第一电极、阻变层、氧交换层和第二电极;阻变层位于第一电极的第一侧;氧交换层位于阻变层远离第一电极的第一侧,氧交换层包括层叠的第一子氧交换层和第二子氧交换...
  • 本申请提供一种半导体器件及其制造方法、控制方法,该制造方法包括:提供衬底,衬底上形成有晶体管;形成覆盖晶体管的第一介电层;在第一介电层上形成彼此并联连接的第一电容和第二电容,其中,第一电容包括第一顶电极层、第一电容介质层和第一底电极层,第二...
  • 本申请案涉及具有双极半导体沟道的存储器架构。存储器装置可包含:多个导体,其各自与存储器阵列的相应激活线相关联;及支柱,其延伸穿过所述导体。所述支柱可包含沿着所述支柱的长度延伸且与沿着所述支柱的所述长度的双极沟道相关联的半导体材料。所述存储器...
  • 本发明提供一种低氯元素含量的非易失性存储器ONO结构的制备方法。该方法包括:在衬底表面利用原位水蒸气生成工艺生长氧化层;利用等离子体氮化工艺对氧化层进行渗氮处理,形成隧穿氧化层和阶梯层的复合结构;对复合结构进行氮化后退火处理;随后利用沉积工...
  • 提供一种制造半导体装置的方法,其包含步骤:通过沉积工艺,在一批晶圆中的第一晶圆的第一氧化层上形成第一捕获电荷层;取得所述第一捕获电荷层的第一均匀度轮廓;根据所述第一均匀度轮廓和目标均匀度轮廓中的一者,决定所述第一晶圆的第一前馈补偿信息;基于...
  • 提供了半导体装置和包括半导体装置的电子系统。根据本公开的半导体装置可包括:外围电路结构,包括基底和电路元件,基底具有第一区域和第二区域,电路元件在基底上,第一区域和第二区域在第一方向上布置;以及单元结构,在外围电路结构上,单元结构包括:模制...
  • 存储器装置及制造该存储器装置的方法,该存储器装置包括其中导电层和层间绝缘层在层叠方向上交替层叠的层叠体。存储器装置还包括包围层叠体的芯片区域的芯片保护件,芯片保护件在层叠方向上穿透层叠体。存储器装置还包括电联接到芯片保护件的测试电极。测试电...
  • 本发明提供一种半导体器件及其制造方法,半导体器件包括:衬底,衬底包括第一区域和第二区域,第二区域形成有凹槽;分别位于第一区域和第二区域的第一浅沟槽隔离结构和第二浅沟槽隔离结构,第一浅沟槽隔离结构在第一方向上的高度大于第二浅沟槽隔离结构的在第...
  • 本申请公开了一种应用于闪存器件制作中的工艺方法,包括:提供一衬底,衬底上用于形成图形结构的区域包括闪存单元的有源区,有源区的衬底正面从下而上依次形成有第一氧化物层、浮栅和硬掩模层,有源区之间形成有凹槽,凹槽中填充有隔离层,隔离层的顶部低于硬...
  • 本发明公开了一种CMOS工艺中浮栅型分栅闪存及制造方法,在半导体衬底上包含存储单元区及逻辑区;所述的存储单元包含选择管以及位于选择管两侧对称排布的存储管;所述的选择管的选择栅形成于第一侧墙及第二侧墙形成的沟槽型空间内;所述第一侧墙的下方为控...
  • 本申请提供一种闪存器件的制备方法,在刻蚀存储区的堆叠膜层以形成第一沟槽和第二沟槽的过程中,不打开引出区的堆叠的衬垫氧化层、浮栅材料层、ONO膜层、控制栅材料层、第一介质层和多晶硅材料层,随后刻蚀去除引出区的整片的多晶硅材料层、第一介质层和部...
  • 本发明提供一种提升闪存可靠性的方法。该方法在提供已制作有存储单元结构的衬底后,沉积一层耐湿法腐蚀的保护材料层(如氮化硅),并通过刻蚀仅在存储单元侧壁的第一侧墙外形成保护侧墙。在随后的湿法刻蚀工艺中,保护侧墙阻挡化学试剂侵蚀第一侧墙,防止其发...
  • 本发明提供一种半导体器件的制造方法,包括:提供半导体衬底,衬底上形成有沟槽结构;采用化学气相沉积工艺,在沟槽内表面沉积多晶硅晶种层;采用化学气相沉积工艺,在晶种层上沉积主多晶硅层直至填满沟槽;其中,步骤二的工艺压力设置为高于步骤三的工艺压力...
技术分类