Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
  • 我要求购
  • 我要出售
官方微信客服

官方微信客服
官方微信客服

官方微信客服
最新专利技术
  • 存储单元、忆阻器结构及其制备方法和读取数据方法
    存储单元、忆阻器结构及其制备方法和读取数据方法_复旦大学_202610066045.1
    本发明提供了一种存储单元、忆阻器结构及其制备方法和读取数据方法，该存储单元包括衬底、底电极、功能层、相变氧化物层和顶电极，其中，底电极位于所述衬底表面，功能层位于所述底电极表面，相变氧化物层位于所述功能层表面，所述相变氧化物层的材料为氧化钒...
    2026-05-15
  • 半导体器件
    半导体器件_三星电子株式会社_202510996458.5
    公开了一种半导体器件。所述半导体器件可以包括：封装基板；多个半导体芯片，所述多个半导体芯片堆叠在所述封装基板上，并且所述多个半导体芯片中的每一者具有第一侧表面；以及第一导电膜，所述第一导电膜与所述封装基板电连接并且延伸到位于所述多个半导体芯...
    2026-05-15
  • 具有侧边缘互连和液体冷却结构的高带宽存储器堆叠
    具有侧边缘互连和液体冷却结构的高带宽存储器堆叠_铨心半导体异质整合股份有限公司_202511645877.0
    一种半导体封装结构包含一存储器堆叠、一基板、一处理器晶片与一液体冷却结构。所述存储器堆叠包含彼此水平分隔的复数个半导体晶片，其中各半导体晶片具有顶部表面、底部表面、以及四个侧壁，其中第二侧壁与第一侧壁相对。复数个边缘接垫是配置在各半导体晶片...
    2026-05-15
  • 一种存储芯片、逻辑芯片、芯片堆叠结构和存储器
    一种存储芯片、逻辑芯片、芯片堆叠结构和存储器_极芯拓方技术(上海)有限公司_202610459524.X
    本公开属于半导体技术领域，针对于立体的芯片堆叠结构中的存储芯片与逻辑芯片之间的信号连线较为复杂的问题，提供了一种存储芯片、逻辑芯片、芯片堆叠结构和存储器，存储芯片包括沿第一方向依次排列的2A个通道信号区；每一通道信号区包括沿第一方向排列的第...
    2026-05-15
  • 一种制备多晶硅电阻的方法
    一种制备多晶硅电阻的方法_青岛澳柯玛云联信息技术有限公司_202411596462.4
    本发明提供一种制备多晶硅电阻的方法，采用包括不透光区、半透光区与透光区的半色调光罩对多晶硅层上的光阻层进行曝光，使得显影后的光阻层在不同区域具有不同的厚度，实现不同区域离子注入掺杂量的调控，其中，离子注入后的多晶硅层包括被具有第一厚度的光阻...
    2026-05-15
  • 一种片上电容器结构及其制备方法
    一种片上电容器结构及其制备方法_北京量子信息科学研究院_202512012807.8
    本申请公开一种片上电容器结构及其制备方法，该结构包括：衬底，第一金属层，位于所述衬底的第一表面的中心处；第二金属层，分为第一区域和第二区域，所述第一区域位于所述衬底的第一表面，所述第二区域位于所述第一金属层上方；其中，所述第二区域高于所述第...
    2026-05-15
  • 一种氧化铪基铁电电容器
    一种氧化铪基铁电电容器_上海交通大学_202411605888.1
    本发明提供一种氧化铪基铁电电容器，该电容器在铁电层与顶电极之间设有氧化铝顶部界面层，通过引入氧化铝顶部界面层，对铁电层内部的应力进行调控，以降低氧化铪基铁电层材料本身的矫顽电场，从而降低达到10μC/cm2极化强度所需的工作电压。另外，本发...
    2026-05-15
  • 一种氧化铪基MIM电容器的制备方法以及氧化铪基MIM电容器
    一种氧化铪基MIM电容器的制备方法以及氧化铪基MIM电容器_格科半导体(上海)有限公司_202411606184.6
    本发明采用氮掺杂的氧化铪作为MIM电容器的介质层，可以提高电容介质层的相变温度，其相变温度能高达1000℃，高相变温度能减少漏电，提高MIM电容的耐高温性能，提高其可靠性；且掺杂氮能提高氧化铪介电常数，进一步提高器件性能；提高氧化铪相变温度...
    2026-05-15
  • MIM电容器及其制备方法
    MIM电容器及其制备方法_华虹半导体(无锡)有限公司_202610020080.X
    本申请实施例提供一种MIM电容器及其制备方法，其中在制备方法中，利用锰铜合金层作为电容下极板的籽晶层，随后再在该籽晶层上形成下极板金属材料层，本申请以籽晶层作为下极板金属材料层的生长基底，可以给下极板金属材料层提供均匀的成核位点，确保下极板...
    2026-05-15
  • 半导体结构及其制造方法
    半导体结构及其制造方法_华虹半导体(无锡)有限公司_202610131892.1
    本发明提供一种半导体结构及其制造方法。该结构包括介质层中具有不同孔径的第一接触孔和第二接触孔，利用孔径导致的深宽比差异，采用倾斜角度离子注入工艺，使杂质离子仅注入至大尺寸的第一接触孔底部形成轻掺杂接触区，而小尺寸的第二接触孔底部因侧壁遮挡未...
    2026-05-15
  • 一种低开关损耗的IGBT器件及其制备方法
    一种低开关损耗的IGBT器件及其制备方法_电子科技大学_202610307016.X
    本发明涉及功率半导体技术，具体涉及一种低开关损耗的IGBT器件及其制备方法，通过在第一沟槽和第二沟槽的内壁设置栅氧层，其下部填充虚拟沟槽栅，上部填充有效沟槽栅，从而形成分裂式沟槽栅结构，有效降低器件开关过程中的米勒电容效应，减弱开启阶段电压...
    2026-05-15
  • 一种氮化镓器件的制造方法
    一种氮化镓器件的制造方法_苏州东微半导体股份有限公司_202411606391.1
    本发明提供一种氮化镓器件的制造方法，包括：在提供的基底层上依次形成GaN沟道层、势垒层；覆盖所形成的结构形成第一P‑GaN层，在所述第一P‑GaN层上形成第一刻蚀阻挡层；在所述第一刻蚀阻挡层上形成第二P‑GaN层；覆盖所形成的结构形成栅极金...
    2026-05-15
  • 半导体器件及其制造方法、电子设备
    半导体器件及其制造方法、电子设备_北京超弦存储器研究院_202411615401.8
    本申请提供了一种半导体器件及其制造方法、电子设备。该半导体器件的制造方法包括：在衬底上形成叠置结构，叠置结构包括交替叠置的多层第一介质层和多层第一绝缘层；叠置结构具有多个沿第一方向间距排布的第一沟槽、以及与第一绝缘层同层的第一凹槽；第一沟槽...
    2026-05-15
  • 屏蔽栅沟槽MOSFET器件及其制备方法
    屏蔽栅沟槽MOSFET器件及其制备方法_华虹半导体制造(无锡)有限公司_202610017847.3
    本申请提供一种屏蔽栅沟槽MOSFET器件及其制备方法，其中在制备方法中，首先刻蚀外延层形成第一沟槽，然后在第一沟槽侧壁形成第一氧化层，接着继续刻蚀外延层形成第二沟槽，随后对第二沟槽的底壁和部分侧壁进行离子注入，形成离子注入区，接着执行热退火...
    2026-05-15
  • 改善横向扩散金属氧化物半导体可靠性的方法
    改善横向扩散金属氧化物半导体可靠性的方法_华虹半导体(无锡)有限公司_202610020076.3
    本发明提供一种改善横向扩散金属氧化物半导体可靠性的方法。该方法包括：提供P型半导体基底；在基底中定义漂移区和阱区；采用P型重掺杂元素进行离子注入以定义P型体区；在基底表面定义栅极结构；定义源漏接触区。本发明通过采用铟、铝等重掺杂元素替代硼进...
    2026-05-15
  • 应用于MOS器件制作中的工艺方法
    应用于MOS器件制作中的工艺方法_华虹半导体制造(无锡)有限公司_202610062850.7
    本申请公开了一种应用于MOS器件制作中的工艺方法，包括：在栅介质层上形成多晶硅层，栅介质层形成于衬底上，多晶硅层用于形成MOS器件的多晶硅栅极；通过TEOS沉积工艺在多晶硅层上形成氧化物层，氧化物层用于修复多晶硅层的表面形貌提高多晶硅层表面...
    2026-05-15
  • 基于自氧化p型掺杂的二维半导体FET及其制备方法
    基于自氧化p型掺杂的二维半导体FET及其制备方法_原集微科技(上海)有限公司_202610094865.1
    本发明公开了一种基于自氧化p型掺杂的二维半导体FET及其制备方法，其中，制备方法包括先在二维半导体材料表面制备源极和漏极，再定义二维半导体沟道区域，之后利用等离子体处理工艺使暴露的二维半导体沟道区自氧化形成p型掺杂层，再制备籽晶层，以及生长...
    2026-05-15
  • 一种二维半导体顶栅场效应晶体管及其制备方法
    一种二维半导体顶栅场效应晶体管及其制备方法_原集微科技(上海)有限公司_202610094866.6
    本发明公开了一种二维半导体顶栅场效应晶体管及其制备方法，其中制备方法包括在二维半导体材料表面制备源极和漏极，再定义二维半导体沟道区域，再对二维半导体沟道区域的暴露区域进行等离子体处理，形成氧化层，再制备栅介质层，以及在栅介质层表面制备栅极。...
    2026-05-15
  • 小尺寸半导体器件结构的形成方法
    小尺寸半导体器件结构的形成方法_华虹半导体(无锡)有限公司_202610131989.2
    本发明公开了一种小尺寸半导体器件结构的形成方法，所述的小尺寸半导体结构同时存在需要调整LDD注入区形貌的器件以及不需要调整LDD注入区形貌的器件，在半导体衬底或者外延层上形成栅极之后，在所述的栅极两侧进行介质层淀积及刻蚀，形成一次侧墙；所述...
    2026-05-15
  • 超结SGT MOSFET的制作方法
    超结SGT MOSFET的制作方法_华虹半导体制造(无锡)有限公司_202610132023.0
    本发明提供一种超结SGT MOSFET的制作方法，包括：提供衬底并形成外延层，外延层同时掺杂有第一及第二导电类型杂质，且第二型浓度高于第一型；刻蚀沟槽；在沟槽内壁热生长介质层，利用两种杂质在介质层与外延层中分凝系数的差异，使第一型杂质在界面...
    2026-05-15
首页 上一页 12 下一页
技术分类

专利交易买卖与高校科技成果转化平台

主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务

Copyright ©龙图腾网 版权所有  营业执照  | 皖ICP备12007331号-2 lotut.com 皖公网安备 34010402703815号 中华人民共和国增值电信业务经营许可证