买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉灿芯半导体(上海)股份有限公司申请的专利一种高精度的BGR电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN121657814B 。

龙图腾网通过国家知识产权局官网在2026-04-21发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202610180338.2，技术领域涉及：G05F3/26；该发明授权一种高精度的BGR电路是由宋嘉勋;岳庆华;郑锐设计研发完成，并于2026-02-09向国家知识产权局提交的专利申请。

本一种高精度的BGR电路在说明书摘要公布了：本发明公开了一种高精度的BGR电路，属于模拟集成电路设计技术领域，该BGR电路包括电源电压输入端AVDD、接地端GND、PMOS管P1‑P22，NMOS管N1‑N14和双极结型pnp三极管Q1‑Q4；该BGR电路中，PMOS管P1、P2、P3、P4和P5的源极与电源电压输入端AVDD相连。本发明，可以解决传统带隙基准结构中存在的器件失配导致的输出电压偏差与温度系数恶化问题，并采用二阶曲率校准技术进一步降低带隙基准输出电压的温度系数提高其精度；这样可以大大减小一阶补偿的需要覆盖的范围，提高带隙基准输出电压的精度，改善温度系数。

本发明授权一种高精度的BGR电路在权利要求书中公布了：1.一种高精度的BGR电路，其特征在于，该BGR电路包括电源电压输入端AVDD、接地端GND、PMOS管P1-P22，NMOS管N1-N14和双极结型pnp三极管Q1-Q4； 该BGR电路中，PMOS管P1、P2、P3、P4和P5的源极与电源电压输入端AVDD相连；PMOS管P1的栅极与PMOS管P2，P3，P4，P5的栅极、NMOS管N9，N12，N14的漏极相连，漏极与PMOS管PSW1，PSW2，PSW3的源极相连；PMOS管P2的漏极与PMOS管PSW4，PSW5，PSW6的源极相连；PMOS管P3的漏极与PMOS管PSW7，PSW8，PSW9的源极相连；PMOS管P4的漏极与PMOS管P9的源极相连；PMOS管P5的漏极与PMOS管P10的源极相连； PMOS管P6的栅极与PMOS管P7，P8，P9，P10，P17，P18的栅极、NMOS管N10，N3的漏极、电阻R8的负极相连，PMOS管P6的源极与PMOS管PSW1，PSW2，PSW3的漏极相连，PMOS管P6的漏极与双极结型pnp三极管Q1的发射极、NMOS管NCH3、NCH4的源极、电阻R5的正极相连； PMOS管P7的源极与PMOS管PSW4，PSW5，PSW6的漏极相连，漏极与NMOS管NCH1、NCH2的源极、电阻R1的正极、电阻R6的正极相连；电阻R1的负极与双极结型pnp三极管Q2的发射极相连； PMOS管P8的源极与PMOS管PSW7，PSW8，PSW9的漏极相连，漏极与电阻R2的正极、电容C1的正极相连；电阻R2的负极与电阻R3的正极相连；电阻R3的负极与电阻R4的正极、PMOS管P19，P20，P21，P22的栅极、NMOS管N8的栅极相连；电阻R4的负极与双极结型pnp三极管Q3的发射极相连；PMOS管P9的漏极与双极结型pnp三极管Q4的发射极、电阻R5的负极、电阻R6的负极相连；PMOS管P10的漏极与电阻R7的正极、NMOS管N1、N4、N5的栅极相连；电阻R7的负极与NMOS管N1的漏极、NMOS管N2，N3，N6，N7的栅极相连；NMOS管N1的源极与NMOS管N2的漏极相连；NMOS管N2的源极与接地端GND相连；NMOS管N3的源极与接地端GND相连；电阻R8的正极与PMOS管P11的栅极、P11的漏极、P12的栅极相连； PMOS管P11，P12的源极与电源电压AVDD相连；PMOS管P12的漏极与PMOS管P13的源极和衬底、P14的源极和衬底相连；PMOS管P13的栅极与NMOS管NCH2、NCH4的漏极相连，漏极与NMOS管N7的漏极、NMOS管NCH7，NCH8的源极相连；PMOS管P14的栅极与NMOS管NCH1、NCH3的漏极相连，漏极与NMOS管N6的漏极、NMOS管NCH5，NCH6的源极相连； PMOS管P15的栅极与PMOS管P16的栅极、P17的漏极、NMOS管N4的漏极相连，源极与电源电压AVDD相连，漏极与NMOS管NCH9，NCH11的漏极相连； PMOS管P16的源极与电源电压AVDD相连，漏极与NMOS管NCH10，NCH12的漏极相连；PMOS管P17的源极与NMOS管NCH9，NCH10的源极相连；PMOS管P18的源极与NMOS管NCH11，NCH12的源极相连，漏极与NMOS管N5的漏极、N11的源极、N13的源极相连；NMOS管N4的源极与NMOS管NCH5，NCH7的漏极相连；NMOS管N5的源极与NMOS管NCH6，NCH8的漏极相连；NMOS管N8的漏极与PMOS管P22的漏极、NMOS管N9，N10的栅极相连；PMOS管P19，P20的源极与电源电压AVDD相连；PMOS管P20的漏极与PMOS管P21的源极相连；PMOS管P21的漏极与PMOS管P22的源极相连；NMOS管N11的栅极与NMOS管N14的栅极相连，漏极与C2的正极、NMOS管N12的源极相连；NMOS管N12的栅极与NMOS管N13的栅极相连；NMOS管N13的漏极与C3的正极、NMOS管N14的源极相连；PMOS管PSW1的栅极与PMOS管PSW5、PSW9的栅极相连；PMOS管PSW2的栅极与PMOS管PSW6、PSW7的栅极相连；PMOS管PSW3的栅极与PMOS管PSW4、PSW8的栅极相连。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人灿芯半导体(上海)股份有限公司，其通讯地址为：200135 上海市浦东新区中国(上海)自由贸易试验区张东路1158号礼德国际2号楼6楼；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。